삼성, TSMC 공정 비교. (2017.03.28.)

- 공정 비교 자료 업데이트입니다. (2017.03.28.)

- 삼성

이전 자료에서 DAC 2016 출처로 나왔던 그래프와 거의 같습니다만 ARM TechCon 2016 발표 그래프에서는 구체적인 수치가 추가되었습니다.

(링크 : http://news.mynavi.jp/articles/2016/11/24/techcon2016_samsung/)

이걸 레퍼런스로 쓸 수 있을 것 같네요.

45LP -> 32nm HKMG : speed +30%

(링크 : http://www.samsung.com/semiconductor/foundry/process-technology/32-28nm/)

45LP -> 32nm HKMG : speed +30%

28LP -> 28LPH : speed +20%

(링크 : http://archive.is/l95vy)

- TSMC

TSMC는 최근에 정보가 많이 풀렸습니다.

삼성은 5월 파운드리 포럼에서 정보가 나온다니 기다려봐야겠네요.

10nm -> 1세대 7nm : 성능 +10%

(링크 : https://wccftech.com/tsmc-7nm-proces-sram-details/)

16FFC -> N7 : 성능 +33%

28HPC+ -> 22ULP : 성능 +15%

28HPM -> 22ULP : 성능 +32%

16nm -> 10nm : speed +10%

16FF+ -> 7nm : speed +35%

16FFC -> 12FFc : speed +10%

(링크 : https://www.semiwiki.com/forum/content/6676-top-10-updates-tsmc-technology-symposium-part-ii.html

링크 : http://www.eetimes.com/document.asp?doc_id=1331489)

TSMC 자료는 자료 간에 완전히 들어맞지 않기때문에 가장 많은 내용에 가까울 수 있도록 조정해서 반영했습니다.

- 45nm~20nm 성능 게인

삼성 32LP, 28LPH 추가.

32LP와 28LPS가 같게 나오는게 석연치 않습니다만 다른 자료가 없으니 일단 그대로 반영했습니다.

TSMC 22ULP 추가.

28nm에서 파생된 하프 노드 공정으로 보입니다.

백엔드 축소를 통해 면적을 줄여서 22nm라고 이름을 붙인듯 한데,

풀노드가 이론적으로 면적이 절반이지만 최근 추세는 70% 수준으로 감소합니다.

링크의 내용을 보면 28HPC -> 22ULP에서 면적이 -11%인데 이것과 풀노드에서의 값으로 노드를 역산하면 22.3nm 입니다.

- 14nm~7nm 성능 게인

삼성은 추가된게 없습니다.

기사에서는 8nm, 6nm 얘기도 나왔는데 자세한건 5월 말에 있을 파운드리 포럼에서 밝힌다하니 기다려봐야겠습니다.

TSMC 16FFC, 12FFC 추가, N10 이후 내용 변경.

12FFC는 16nm 기반 하프 노드 공정일듯 합니다.

20nm 이후 적극적인 백엔드 축소가 없었기때문에 그래도 축소 여력이 있을겁니다.

링크의 내용을 보면 16FFC -> 12FFC에서 면적 -20%라고 하는데 앞서 했던 계산에 이를 대입해서 노드를 역산하면 12.1nm가 나와서 역시나 잘 들어맞습니다.

10nm 공정 종류가 하나이고 7nm 공정이 ArFi와 EUV로 구분된 것에 대한 얘기는 이제부터 할 수 있을거 같네요.

- 삼성, TSMC의 10nm에 대한 다른 태도

삼성과 TSMC는 10nm 공정, 7nm 공정에 EUV 투입에 대해 전혀 다른 태도를 갖고 있습니다.

삼성은 일찌감치 10LPE, 10LPP, 10LPU를 발표함으로써 10nm 공정 비중을 높이는 모습을 보여줬고 그에 맞춰 7nm에는 EUV 도입이 필요하다는걸 여러 차례 강조했습니다.

그에 반해 TSMC는 7nm 공정의 조기 양산 의지를 여러 차례 보여왔습니다.

이는 두 곳에서 발표하면 하프노드 공정의 차이에서도 드러납니다.

삼성은 8nm, 6nm, TSMC는 22nm, 12nm 입니다.

삼성은 10nm-7nm 사이에 하프노드를 투입한 것이고, TSMC는 16nm-10nm 사이에 하프노드를 투입한겁니다.

이는 이렇게 해석할 수 있습니다.

삼성은 10nm 양산에서 일단 앞서갔고 10nm 공정의 다양화를 가져가지만 7nm는 EUV를 적용하면서 양산시기가 늦춰질 가능성이 높습니다.

TSMC는 ArFi 멀티패터닝을 감수하고서라도 7nm를 조기 양산하려하고 있고 이를 위해서 10nm에 그리 많은 투자를 하지 않을겁니다.

(표에서 10nm 공정이 하나뿐인 이유.)

TSMC 10nm는 20nm 때처럼 7nm 양산을 위한 징검다리로 끝날 가능성이 높습니다.

삼성의 LPP, LPU 같은 파생공정이 나오지 않을 가능성이 높지요.

삼성의 10LPE 공정 양산 17년 초가 되었고(갤럭시S8), TSMC의 10nm 공정 제품은 17년 하반기 아이폰을 통해 드러날겁니다.

전례로 보아 10LPP 공정 양산은 18년 초(갤럭시S9)가 될 것이고, TMSC의 7nm 공정 양산은 18년 하반기가 될겁니다. (애플 제품으로 나올듯 합니다.)

앞서 언급했듯이 TSMC의 7nm 조기 양산의지로 10nm는 파생공정조차 없을 가능성이 높기때문에 바로 7nm로 넘어갈 것으로 보는겁니다.

삼성은 19년 초 7nm 양산 제품이 나올 것이고요.

이러면 간단히 보아 TSMC의 7nm 양산이 삼성보다 6개월 빠른 것이 됩니다.

삼성으로서는 아무리 EUV 7nm의 우수성을 홍보한다해도 대항마가 없는 기간동안 직관적으로 다가오는 7nm라는 숫자는 부담입니다.

뭔가 대책이 필요한데 7nm 등장까지의 6개월을 버텨줄 것이 8nm 공정입니다.

시점으로보면 10LPU가 등장할 기간인데 8nm를 투입하는 것, TSMC가 백엔드 축소만으로 하프노드 공정이라고 표기한 점으로 보아 10LPU = 8nm 일 가능성도 있습니다.

10LPU 발표시 삼성에서는 면적 감소가 있다고 언급했고, 앞서 했던 계산으로 역산해보면 면적 축소가 10% 정도 이루어지면 8nm라고 부를 수 있게 됩니다.

본격적인 7nm 양산 시대로 넘어가면 수명이 다하는 8nm 공정을 위해 새롭게 개발이 들어갔을 가능성이 낮다고 본다면 기존에 개발 중이던 10LPU를 8nm로 둔갑시킬 가능성은 충분합니다.

TSMC는 10nm를 빠르게 넘어가고 7nm로 넘어가는 것까지는 좋았으나 여전히 문제가 있습니다.

EUV없이 멀티패터닝으로 7nm 공정을 제조하기위해서는 폭발적인 비용 증가가 따릅니다.

(쿼드 패터닝에 따른 Mask layer의 폭발적인 증가.)

이 점은 삼성이 지속적으로 7nm 제조에 EUV에 필요한 이유로 들었던 부분입니다.

결국 멀티패터닝을 통한 7nm 제품의 원가는 엄청날 수 밖에 없고 낮은 초기 수율까지 고려하면 탑티어 고객사에 거의 대부분의 물량이 들어가는 상황이 올 수 밖에 없습니다.

이런 상황은 7nm 캐파가 증가하는 시점까지 계속 될 것인데 EUV의 양산성이 확보되는 시기가 관건이 될텐데, EUV 7nm 양산이 빠르든 늦든 TSMC는 극소수를 제외한 대부분의 고객사에게 10nm 이하 공정을 강요할 수 밖에 없습니다.

(ArFi 7nm가 1세대 7nm, EUV 7nm가 2세대 7nm 공정일겁니다. 표에서는 각각 N7, N7+)

10nm 공정이 징검다리가 된다면 캐파가 적을 것이고 결국 16nm 공정 밖에 남는게 없고요.

그 사이 삼성은 (상대적으로 다양한) 10nm 공정을 갖추고 있고요.

첨단 공정에서는 앞서는 실제로는 모양이 빠지는 상황에서 뭔가 대안을 제시해줘야되고 이를 위해 투입되는게 12nm 공정일겁니다.

굉장히 길게 쓴거 같은데 정리해서 말하면

TSMC는 7nm 조기 양산을 위해 10nm에 힘을 주지 않았고, 그 때문에 7nm의 본격적인 양산 전까지 16nm 공정만 남은 고객사를 위해 12nm 공정을 대안으로 제시한거고,

삼성은 7nm에 EUV 적용을 위해 10nm 공정을 다양화하면서 시간을 벌려했지만 그럼에도 TSMC보다 7nm 양산에서 늦어지는 시간을 커버하기위해 8nm(=10LPU ?) 공정을 투입한 것으로 보입니다.

 

 

- 2017.03.29. 6nm 얘기를 추가해보면

8nm가 10LPU의 다른 표기가 된다면 ArFi 7nm = 7nm, EUV 7nm = 6nm로 표기할 가능성도 생각해볼 수 있는데 6nm를 7nm의 하프노드로 볼 것이냐, 8nm의 풀노드로 볼 것이냐에 따라 해석이 달라집니다.

7nm의 하프노드로 잡을 경우 7nm ArFi 공정의 존재가 필수적이고, 면적 축소 비율에서 6nm로 표기할만한 명분이 약화됩니다. (기존 패턴하고 숫자가 잘 안 들어맞습니다.)

8nm에서의 풀노드로 취급한다면 8nm 대비 면적이 20%정도 줄어드는 정도라면 6nm로 표기하는게 수치상 들어맞고, 7nm ArFi가 굳이 중간이 나타나지 않아도 됩니다.

6nm의 존재로 보아 삼성은 EUV 7nm를 6nm 표기하면서 차별성을 부각시키고 8nm의 풀노드 축소 공정으로 취급하는 방식을 취할 가능성도 충분히 생각해볼 수 있어 보입니다.