본문 바로가기
스마트폰/nvidia Tegra

엔비디아 CES2013 발표 - 테그라4

by gamma0burst 2013. 1. 7.
반응형

엔비디아의 CES2013 Press conference가 있었습니다.
내용은 크게 3가지.
테그라4 와 LTE 모뎀, 모바일 게이밍 플랫폼(Project Shield), 그리드 게이밍 시스템.

물론 여기서는 테그라4 (Tegra4) 를 보겠습니다.
전에 사양이 유출되어서 다룬 적이 있는데 얼마나 다를지 보겠습니다.
(
엔비디아 테그라4 스펙 유출.)

이전에 포스트를 통해서 언급했던 내용은 아주 자세히 쓰지 않겠으니, 궁금하면 확인해보시길.
일부 내용은 아난드텍 출처.
(
http://www.anandtech.com/show/6550/more-details-on-nvidias-tegra-4-i500-5th-core-is-a15-28nm-hpm-ue-category-3-lte
http://www.anandtech.com/show/6552/more-nvidia-icera-i500-details-28nm-hp-category-3-lte-at-launch-4-later)




TSMC 28nm HPL 공정.
다이 이미지는 실제와 다를겁니다. 테그라3 때처럼요.
다이 사이즈는 80mm2 정도라고 합니다.

- CPU
Cortex-A15 기반 쿼드코어.
4-Plus-1 코어.
클럭은 동기식.

클럭은 최대 1.9GHz 라고 합니다.
5번째 코어는 테그라3 처럼 다른 4코어와 공정이 다르다고 합니다. (LP공정인듯)
4-Plus-1 코어는 테그라3와 유사한 것으로 (같다고 봐야지요.) 윈도우즈 RT에서 테그라4도 보조 코어를 제대로 활용하지 못 할 것으로 예상.
그리고 4-Plus-1 은 빅리틀 아닙니다.
클럭은 동기식이라고 합니다.
디자인이 간단해지고 효율이 좋아지며, 캐시 액세스 효율이 좋아진다고 합니다.
다이 사이즈를 줄이는데 있어서 동기식 설계도 한 몫 했을겁니다.

- GPU
72코어

쉐이더(엔비디아는 코어라고 부르지요.)는 통합 쉐이더가 아니라고 합니다.
버텍스와 픽셀 쉐이더의 비율은 정확하지 않지만 대다수는 20-bit 픽셀 쉐이더라고 합니다.

이것이 사실이라면 근본적으로 테그라3 때와 달라진게 없습니다.
연산 성능 따지는 것도 의미가 없어졌습니다.
GPGPU가 가능해야 성능을 따지든 말든하지요.
(케플러 기반은 희망사항일뿐이었나.)
그냥 쉐이더 숫자만 늘어난거지요.
데스크탑용 GPU에서 말하는 방식으로는 18코어가 되겠고요. (72/4)
기반이 되는 G70 계열 GPU에서 버텍스, 픽셀 쉐이더 비율이 1:2~1:3 이고, 테그라3는 1:2 였지요.
1:2 이면 버텍스 24, 픽셀 48
1:3 이면 버텍스 18, 픽셀 54

테그라3 6배, 테그라2 20배 성능에 맞춰 클럭을 계산해보겠습니다.
(케플러 기반으로 계산했던 것보다는 훨씬 현실적이네요.)

버텍스 24, 픽셀 48
- 테그라3 6배 기준 최대 600MHz 내외
- 테그라2 20배 기준 최대 667MHz 내외

버텍스 18, 픽셀 54
- 테그라3 6배 기준 최대 533MHz 내외
- 테그라2 20배 기준 최대 593MHz 내외


실제로 통합쉐이더인지 아닌지, 성능은 어떤지는 나와봐야 알 일.
버텍스 쉐이터 24개, 픽셀 쉐이더 48개라고 합니다.
(
http://pc.watch.impress.co.jp/docs/news/event/20130111_581395.html)


 

넥서서10과 웹페이지 표시 속도를 비교했는데, 해상도, 브라우저 등등 변인통제가 제대로 되지 않아서 신빙성은 상당히 떨어집니다.
엔비디아가 자체 벤치에서 이상한 짓을 한 전적이 있기때문에 성능 부분에 대해 속단은 금물.
테그라3 때는 코어 듀오보다 빠르다는 내용으로 구설수에 오르기도 했고...
(
엔비디아의 쿼드코어 SoC, 코드네임 KAL-EL 발표.)


 


(HDR같은 이미지 처리 엄청 빠름. 이라는 내용.)



2011년 5월에 Icera를 인수하더니 드디어 제품이 나왔습니다.

- i500 Soft Modem
TSMC 28nm HP HKMG 공정.
8개의 프로세서가 있고 각 프로세서 별로 파워게이팅이 가능해서 소비전력 절감 효과.
일부 기능을 소프트웨어로 처리해서 일반적인 하드웨어 모뎀칩에 비해 40% 다이 사이즈 감소.
(Icera의 기술이라고 함.)
65nm LP 공정(TSMC가 아니라고 함.)의 새로운 transceiver와 pair

UE Category 3 LTE (100 Mbps downlink on 20 MHz FDD-LTE) 지원.
향후 소프트웨어 업그레이드로 UE Category 4 LTE 지원 가능.
WCDMA/HSPA+ side, DC-HSPA+ (42 Mbps downlink) 지원.
VoLTE를 포함한 음성모드 지원.
(3GPP 규격은 대부분 지원하는듯.)


- 2013.01.11 CPU, GPU 정보 추가.



반응형

댓글