인텔 CPU 유출, 루머 정리. (2025.05.25. Panther/Razor/Titan Lake)

 

 

- 퍼갈 때 2차출처 표시바람.

 

 

- 정리

 

 

 

- 팬서레이크 (Panther Lake, PTL)

Cougar Cove, 인텔 18A 공정.

이전에는 Cougar Cove만 표기되어있었는데 18A 공정 내용이 추가되었음.

팬서레이크 P코어가 Cougar Cove인건 거의 확정인듯.

(인텔 CPU 유출, 루머 정리. (2025.04.30. Meteor/Panther/Nova/Titan Lake))

 

1.8nm 공정, 타겟 최대 5GHz

팬서레이크 원래 타겟이 5GHz인데 4.7GHz 버전 수율이 5% 미만이어서 TSMC에 생산을 요청했다는 최근 루머가 있음.

(https://x.com/QQ_Timmy/status/1925443125415485601)

TSMC 생산에 대한 신뢰도와 별개로 타겟이 5GHz인건 맞다고 볼 수 있음.

 

DDR IP 인텔 18A 공정 작업.

팬서레이크는 컴퓨트(CPU) 타일에 메모리 컨트롤러가 들어가는듯.

TSMC N3은 루나레이크인듯하고 N6에서 N3B로 마이그레이션했다는건 애로우레이크 SOC 타일(N6)에 있던 멤컨을 N3B 공정으로 마이그레이션해서 루나레이크에 넣었다는걸로 볼 수 있을듯.

 

 

(https://wccftech.com/intel-panther-lake-cpus-demo-computex-close-up-die-shots-launch-in-early-2026/)

컴퓨텍스에서 팬서레이크 공개, 시연.

베이스 클럭 2.0GHz, L2 캐시 24MB, L3 캐시 18MB, 16코어 16스레드(4+8+4)

L2 캐시 : 4코어 x3MB + 2클러스터 x4MB + 4MB(LP-E) = 24MB

L3 캐시 : 4코어 x3MB + 2클러스터 x3MB = 18MB

 

베이스 클럭, L3 캐시 용량은 물류정보에서 나온 것과 일치함.

(인텔 노바레이크 프로토타입 정보 노출? (Intel Nova Lake Prototype?) (update 25.05.24.))

패키지는 이전에 유출된 것과 일치함.

(인텔 CPU 루머, 유출 정리. (2024.07.24. Arrow/Panther Lake))

 

 

 

- 레이저레이크 (Razor Lake, RZL)

레이저 레이크 추가 확인.

이전에 Razor Lake가 확인됐는데 추가로 확인됨.

(인텔 CPU 유출, 루머 정리. (2025.02.04. Panther/Nova/Razor Lake))

 

 

 

- 타이탄레이크 (Titan Lake, TTL)

타이탄 레이크 추가 확인.

이전에 타이탄 레이크로 추정되는 코드네임 TTL이 확인됐는데 타이탄 레이크가 확인됨.

(인텔 CPU 유출, 루머 정리. (2025.04.30. Meteor/Panther/Nova/Titan Lake))

 

 

 

- Frisco Lake (FCL) ?

물류정보에서 FCL 확인?

인텔의 Automotive향 칩에 Frisco Lake가 있고

(https://www.3elife.net/Art/ie/202504/23/101910.html)

약자는 FCL, 팬서레이크 기반으로 알려져있음.

(https://patchwork.kernel.org/project/alsa-devel/cover/20250407112352.3720779-1-cezary.rojewski@intel.com/)

PTL-H 12Xe 사양과 함께 FCL이 표기되어있으니 Frisco Lake를 의미하고 팬서레이크 베이스라는걸 확인해주는 내용으로 추측됨.

 

 

 

- TSMC 2nm / 인텔 14A 작업 이력

차세대 인텔 코어 SOC에 인텔 차기 공정, TSMC N2P 사용.

여기서 SOC는 SOC 타일에 국한된게 아니라 칩 전체를 의미하는걸로 봐야할듯.

 

TSMC 2nm 공정 Digital Thermal Sensor IP

IP 종류로 보아 CPU일 확률이 높아보임.

 

DDR IP 공정 TSMC N6, N2, 인텔.

N6은 메테오/애로우 레이크 SOC 타일일거고, 2nm 공정을 SOC 타일에 쓸 가능은 낮아서 N2는 컴퓨트(CPU) 타일로 추측됨.

 

인텔 18A-P, TSMC 2nm 공정 E코어.

18A-P 공정이니 최소한 노바레이크까지는 E코어가 있다고 볼 수 있음.

같은 클라이언트향 제품에 두 공정이 사용됐을 수도 있고, 인텔공정은 E코어 제온이고 TSMC 공정은 클라이언트향일 수도 있고.

 

클라이언트향 CPU 코어 2nm 공정.

작업 기간을 보면 계획했다가 실패한 인텔 20A 공정 얘기일 수도 있고 앞으로 나올 TSMC 2nm일 가능성도 있음.

 

인텔 14A, TSMC N3P, N3E, N2P 공정 테스트칩 이력.

P코어 내용도 있는데 이게 위의 공정에 해당하는지는 불명.

 

1.4nm(14A) 공정 P코어.

 

14A/18A 공정 E코어.

14A는 둘 다 서버향일지 클라이언트향일지 불확실함.

 

TSMC 2nm, 인텔 14A 공정 내역은 나오는데 구체적으로 어느 제품인지, 클라이언트향인지 서버향인지 조차 불분명함.

 

- GPU

내장 그래픽 IP 인텔 10nm, TSMC 5nm/3nm

팬서레이크 GPU 타일이 N3E 공정이라는 루머가 있는데 이걸지도?

AI칩 가능성도 완전히 배제할 순 없음.

 

인텔 18A GPU 프로젝트.

클라이언트향 GPU 타일도 인텔 공정으로 하려는건지, Jaguar Shores같은 AI칩 용도인지 추가 정보가 필요함.

 

 

 

- 기타(etc.)

팬서레이크 - 포베로스(Foveros)

Clearwater Forest, Diamod Rapid - Foveros Direct

Diamod Rapid - 2nd Foveros Direct

 

Diamond Rapids - Xeon 7

 

CBB?

보통같으면 CBB는 Custom Building Block같이 다른 의미로 볼텐데 같이 표기된게 다 제품 코드네임임.

그래서 CBB도 제품 코드네임으로 봐야할듯한데 지금까지 비슷한게 확인된게 없음.

계획됐다가 취소된 Rialto Bridge처럼 Bridge로 끝나는게 아닐까 추측됨.

 

PCD = Platform Controller Die 확인.