팹리스 파운드리 단신. (2025.07.16. AMD)

 

 

- 퍼갈 때 2차 출처 표시바람.

 

 

- 애플

애플 2nm 공정 CPU 작업 중.

 

 

 

- 기타(etc.)

TSMC 3nm 공정 GDDR6, GDDR7 IP 작업 이력.

사전에 IP만 준비해놓는걸 수도 있는데, 게이밍향 3nm GPU를 준비 중이라고 볼 수도 있음.

 

 

- AMD Soundwave

GIC, NIC, DSU의 존재로 Soundwave APU가 ARM 기반인걸 추가 확인.

(팹리스, 파운드리 단신. (2025.05.29. 삼성, AMD, 구글, 미디어텍))

성능 코어+효율 코어 구성 확인.

 

Soundwave APU TSMC 3nm 공정.

3nm FinFET이면 TSMC임.

 

 

- AMD Zen6 관련 내용

먼저 Zen6 기반 클라이언트향 제품 루머를 보겠음.

 

MLID 루머를 보면

Medusa1(MDS1)은 칩렛, 모놀리식 두 가지 버전이 있고 모놀리식은 N3P 공정, 칩렛은 N3P IOD에 N2P 공정의 12코어 CCD가 결합된 형태.

Medusa2(MDS2)는 모놀리식, N3P 공정.

 

HXL 루머는 다소 차이가 있는데 MDS1 칩렛 버전의 IOD가 일반적인 IOD가 아니라 모놀리식 APU를 IOD로 활용했다는거임.

(https://x.com/9550pro/status/1923255707173871868)

(https://x.com/9550pro/status/1923262909477433563)

 

루머상 사양으로 보면 MDS2를 그대로 활용했다고 볼 수 있음.

그래서 두 루머에서 MDS1의 Zen6 코어 개수는 차이가 남. (MLID는 CCD 12개, HXL는 CCD 12 + IOD 4개 = 16개)

루머를 보면 같은 IOD, CCD, 모놀리식 APU를 놓고 다른 조합의 경우를 말하는 것처럼 보임.

 

 

DDR5 관련 블록 TSMC N3P 공정으로 작업.

밑의 삼성 4nm 공정 작업 이력은 기존에 확인됐던건데 이번에 N3P 공정 내용이 추가됨.

(AMD IOD의 삼성 4nm 공정 생산 가능성.)

4nm 공정 내용으로 차기 Zen6 기반 에픽의 IOD에 삼성 공정이 적용될 가능성이 있다고 봤는데

이후 AMD가 삼성에 주문하려던걸 취소했다는 루머가 나왔음.

삼성 4nm와 함께있는 N3P 작업 내역이 에픽 IOD와 관련된 것이라면 최소한 IOD 공정이 N6에서 벗어나서 N3P로 변경되었다는건 확실하다고 볼 수 있음.

 

Medusa1 공정 3nm

Medusa1이 공식 표기라는게 확인됨.

MDS1이 3nm라는 내용도 칩렛에 들어간 IOD든, 모놀리식이든 N3P 공정 다이가 존재한다는걸 확인해줌.

 

TSMC 3nm, 2nm 공정 DDR 블록 작업 이력.

2nm IOD나 모놀리식 다이가 있을 것으로 추측할 수 있음.

 

UCIE TSMC N3P 공정으로 작업.

UCIE는 칩렛관련된 인터페이스이긴한데 AMD는 인피니티 패브릭(Infinity Fabric)을 쓰고 있어서 이후 제품과 이 내용이 직접적으로 연관이 있는지는 불명.

 

 

TSMC 2nm 공정 작업 이력.